第1回

全加算器を HDL で設計してみよう

中野浩嗣. 伊藤靖朗





1-NV





Verilog HDLによるFPGA (field programmable gate array) 設計を基礎から学ぶための連載記事である. 今回は, 最も単純な組み合わせ回路の一つである全加算器を設計する.

(編集部)

この連載では,シミュレーションや FPGA ボードによる 動作を体験しながら、Verilog HDLによる FPGA 設計手法 を学びます、具体的には、さまざまな簡単な回路を Verilog HDLで設計し,それらを組み合わせることによって小型 CPU を実現します. 最終的には, C言語のような高級言語 で記述したプログラムを,設計した小型 CPU 上で動作さ せます.

設計した回路データは,実際にFPGAボードにダウン ロードして動作を確認します(写真1). ここでは米国 Xilinx 社の「Spartan-3Eスタータ・キット」を利用します.この スタータ・キットには,有効ゲート規模が約50万ゲートの 「XC3S500E」が搭載されています.

FPGA ベンダが提供している無料の設計ツールを用いて, シミュレーションによる動作確認も行うので, FPGA ボー ドを持っていなくても学習には差し支えありません. ただ し, FPGAボードで動作確認した方が, FPGA設計の楽し さをより実感できるでしょう.

● FPGA を Verilog HDL で設計する

Verilog HDLは, HDL(hardware description language ; ハードウェア記述言語)と呼ばれる, ハードウェアを設 計するための言語の一種です.ゲート・レベル(フリップ フロップや AND ゲートなどの論理回路の接続の記述)か

ら, ビヘイビア・レベル(ハードウェアの動作やアルゴリ ズムの記述)までの, さまざまな抽象度で回路を設計する ことができます.記述方法はC言語のそれと似ており,回 路図で設計するのが困難だった大規模な回路を、設計しや すくなります.

Verilog HDL と並んで有名な HDL として, VHDL があ ります. VHDLも Verilog HDLと同様に, さまざまな抽 象度で回路を設計できます. VHDLは Verilog HDLと比 べて, 文法が厳格で記述量が多くなりやすい特徴がありま す. つまり, 同じ動作をする回路を VHDL と Verilog HDL で設計すると、多くの場合はVerilog HDLの方が簡潔に記



写真1 Spartan-3E スタータ・キット

Spartan-3Eスタータ・キットのボードには,50万ゲート相当のFPGA 「XC3S500E-4FG320C」が搭載されている. 各種メモリやインターフェース も充実しており, FPGA設計の入門者に適したキットである.

KeyWord

Verilog HDL, FPGA, HDL, 全加算器, モジュール, ポート, シミュレーション, テストベンチ

述できます、しかし、文法が厳格な方が設計ミスが起こり にくいとも言えるので, Verilog HDL と VHDL のどちらが 優れていると決めることはできません、本連載では、記述 量が少なくて済み、初心者にとっつきやすいことから、 Verilog HDLを選択しました.

● FPGA 設計の基本的な流れ

Verilog HDL による FPGA 設計の基本的な流れを以下に 示します(図1).

- 1) 最初に, Verilog HDL を用いて回路を作成します(これ を「デザイン入力」と呼ぶ).
- 2)次に,作成した回路が正しく動作するかをシミュレー ションによって確認します.意図したように動作しな い場合は,デザイン入力に戻って回路を修正し,再び シミュレーションを行って,正しく動作するまで繰り 返します.
- 3)シミュレーションで正しく動作することが確認できた ら, Verilog HDL で記述された回路記述を, ネット・ リスト(基本的な回路から構成された回路記述)に変換 します.これを「論理合成」と呼びます.
- 4)次に,使用するFPGAに合わせて,作成した回路の配 置配線を行います.

図1 Verilog HDL による回路設計の流れ HDLで回路を記述し,シミュレー ションで動作を確認してから論理合成 を行う.その後,使用するFPGAに 合わせて配置配線を行い, FPGA にダ ウンロードするビット・ファイルを作 成する.



表1 全加算器の真理値表

<u>人刀</u>			出刀	
а	b	cin	S	cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

5)配置配線が完了したら,ビット・ファイル(FPGAにダ ウンロードする回路データ)を作成します.最後に,作 成したビット・ファイルを FPGA にダウンロードします.

実は,以上の作業は,FPGAベンダの提供するFPGA開 発ツールを用いて行うことができます(特に,米国Xilinx 社の「ISE WebPACK」, 米国 Altera社の「Quartus II Web Edition」などは無償で提供されている). これらの ツールは, Verilog HDL 記述を基にして自動的に論理合成 と配置配線を行い、ビット・ファイルを生成します、その ため,ユーザがネット・リストを見る必要はありません.


1 全加算器を設計してみる

それでは,実際にVerilog HDLを用いて回路を記述して みましょう. 今回は全加算器(full adder)を取り上げます (図2).

● まずは入出力の確認から

全加算器の入力はa,b,cinの3ビットで,出力はsと cout の2 ビットです.入力3 ビットの和は,2 ビットの2進 数で表すことができます("00","01","10","11"の4通 り). 全加算器は, その上位ビットを cout に, 下位ビット を s に出力します . 全加算器の入出力の対応を表した真理 値表を表1に示します.

3ビットの入力a,b,cinのうち,奇数個が1'である場 合に, 出力sは1'となります.また, coutが1'となるの は,これらの3ビットのうち2ビット以上が1'の場合です. よって, 論理式で書くと,



(b) 一つの全加算器による演算の例

図2 全加算器

ニつの値(a , b)を加算し,けた上がり入力(cin ; carry in)を含めて演算する.結 果として, 出力値(s; sum)とけた上がり出力(cout; carry out)を出力する.全 加算器を複数個用いることにより、複数ビットの加算に対応した加算器を作ること ができるが、この設計方法については次回に詳しく説明する.

cout =
$$(a b) (b cin) (cin a)$$
 (1)
 $s = a \oplus b \oplus cin$ (2)

となります(式の意味については,コラム1「全加算器の論 理式を読み解く」を参照).この論理式をもとに,全加算器 を Verilog HDL で記述したのがリスト1です.

● Verilog HDL記述の解説

Verilog HDL 記述は ,「モジュール」と呼ばれる , 入力 ポートと出力ポートを持つひとまとまりの回路で構成しま す.モジュールは,モジュール宣言module(リスト1の1 行目)で始まり, endmodule(リスト1の10行目)で終わ ります.

1行目の fa はモジュールの名前(モジュール名)がfaで あることを示しています. 通常, Verilog HDL 記述は, モ ジュール名に拡張子 v を付けたファイル名(この例では, fa.v)に保存します.

モジュール名の後の丸かっこの中は、そのモジュールの ポート・リストです.ここでは, a, b, cin, s, cout のそれぞれが、入力または出力のためのポートであること を宣言しています.ポートとは,モジュール外部と値のや りとりを行うための出入り口のようなものです(図3). モ ジュールはC言語の関数と似ており,ポートは関数呼び出

しの引き数と同様の性質を持ちます.


3行目と4行目はポート宣言です.3行目のinputとそ れに続くa,b,cinは,これらの三つのポートがそれぞ れ1ビットの入力ポートであることを意味しています.ま た,4行目のoutput とそれに続くs,cout は,これら二 つのポートが1ビットの出力ポートであることを宣言して います.

5行目のwire とそれに続くa,b,cin,s,coutは, これらがモジュール内部のネット(信号線)であることを宣 言しています(ネット宣言). ネットa, b, cin は入力ポー トでもあるので、入力ポートの値がそのまま同じ名前の ネットの値となります. つまり, 入力ポートaとネットa は接続されているとみなされます.

同様に,ネットsとcout は出力ポートでもあるので, ネットの値がそのまま出力ポートの値となります. ネット が入力ポートまたは出力ポートでもある場合, wire 文に よるネット宣言(5行目)は省略することができます、今後、 このような場合は省略することにします.

7行目と8行目のassign文は, 等号(=)の右辺にある式 の評価値が,左辺のネットに継続的に書き込まれ続けるこ とを意味します.つまり,右辺の式の値が変わると,直ち に左辺のネットに新しい値が書き込まれます. & , , ^は

リスト1 assign 文を用いた全加算器のVerilog HDL 記述(fa.v)





ポートとは,モジュール外部と値 のやりとりを行うための出入り口 のようなものである.

表2 Verilog HDL のビット演算子

÷7.0	÷* no		
記号	説明		
	NOT(ビット反転)		
&	AND(ビット積)		
	OR(ビット和)		
٨	XOR(ビット排他的論理和)		
^	XNOR(ビット排他的否定論理和)		



コラム1

全加算器の論理式を読み解く

本文中に示した論理式の意味を説明します.まず式(1)について ですが, cout は,(a b),(b cin),(cin a)という三つの項を 論理和 (いわゆる「または」)で結合したものです.つまり,三つの 項のどれか一つでも'1'になるとき, cout は'1'になります. 三つ の項はそれぞれ3ビットのうち2ビットを取り出して組み合わせ,論 理積 (いわゆる「かつ」)で結合しているので,2ビット以上が1, のときに cout が 1 'になることが分かります.

式(2)のsは,a,b,cinを排他的論理和①(相当する簡潔な日本 語はないが,あえて言うと「どちらか一方のみ」)で結合しています. a⊕bは,aとbのいずれかが1'のときのみ'1'になります.その結 果,排他的論理和で結合された複数のビットは,'1'が奇数個のと きに演算結果が'1'になります.

これにより、この二つの論理式が全加算器を正しく定めているこ とが分かります.

Verilog HDLのビット演算子です(表2). ここでは,ネッ トsとcout に適切な値が継続的に代入されます.このよ うにassign文を用いることにより、信号線の永続的な接 続関係を定義することができます.

設計ツールを使用して Verilog HDL を記述する

それでは、FPGAで回路設計を行うためのツール「ISE WebPACK」を使って, リスト1を実際に入力してみましょ う、ISE WebPACKの入手方法やインストールについて は、コラム2「ISE WebPACKのインストール」を参照して

ください.

● プロジェクトの作成

ISE WebPACKを起動して、プロジェクトを作成しま す、プロジェクトとは、回路設計に必要なソース・ファイ ルや設定ファイルをまとめたものであり,設計を始めると きに最初に作成する必要があります.

まず,メニュー・バーから「File」「New Project...」を 選択します、ウィザード形式のウィンドウが表示されるの で,1ページ目のCreate New Project ウィンドウでは,プ ロジェクト名,作業ディレクトリ,最上位回路のソース・ タイプを設定します[図4(a)]. ここでは, プロジェクト



コラム2

Column ISE WebPACKのインストール

ISE WebPACKは, Xilinx社より無償で提供されている FPGA 設計ツールで, Xilinx 社の Web サイト(http://japan.xilinx.com/) からダウンロードできます(ただしユーザ登録が必要). 2007年2月 時点では, ISE WebPACKのバージョン 9.1i がダウンロード可能 です^{注 A} .

ISE WebPACK のインストール

まず、ISE WebPACK をインストールします、インストール時に インストール先のフォルダを指定することができますが,デフォル ト(c:\text{c:\text{Xilinx}})のままにするのがよいでしょう . ISE WebPACKを 含め、一般の設計ツールでは、フォルダ名(インストール先や設計 データの格納フォルダ)にスペースや日本語が含まれると,正しく 動作しないことがあるので,気を付けてください。

ISE WebPACK を起動する

インストールが終わったら, スタート・メニューから「プログラ ム」-「Xilinx ISE 9.1i」-「Project Navigator」を選択し、ISE WebPACK を起動します(図A).

Project Navigator は, Sources ウィンドウ, Processes ウィンド ウ,ワーク・スペース, Transcript ウィンドウによって構成されて います. 各ウィンドウは機能ごとにタブが付いており, 用途に応じ てそれを切り替えて使用します.

各ウィンドウの説明を以下に示します.

- Sources ウィンドウ
 - プロジェクト(後述)に関する操作を行います.「Sources」タブ, 「Snapshot」タブ,「Libraries」タブから構成されます.
- Processes ウィンドウ

Sources ウィンドウで選択されたファイルに対して,プロセスを 実行します.表示される実行可能なプロセスは,選択するソー ス・ファイルのタイプによって異なります.


● ワーク・スペース

ソース・ファイルの編集や、シミュレーション波形の表示を行い ます、複数のソース・ファイルやシミュレーション波形の表示が 可能で,タブをクリックすることによって表示内容を切り替える ことができます.

● Transcript ウィンドウ


実行したプロセスの出力メッセージが表示されます. Errors タブ やWarnings タブなどをクリックすることで,表示されるメッセー ジを絞り込むことができます.

注A:Xilinx社の販売代理店からも,無償でISE WebPACKのDVD-ROMを入手できる.また,本誌2007年3月号の付属DVD-ROMには,ISE WebPACK 8.2iを収録している.



図A ISE WebPACK の起動画面

このツールで,デザイン入力から FPGA へのダウンロードまでのすべての 作業を行うことができる.



(a) プロジェクト名と作業ディレクトリの設定

図4 新規プロジェクトの作成

名を「cpu」,作業ディレクトリを「c:\u00a4design\u00a4cpu],ソー ス・タイプを「HDL」に設定します、プロジェクト名や作業 用ディレクトリには、スペースや日本語が含まれないよう にした方がよいでしょう .「Next]をクリックして2ページ 目に移ります.


2ページ目のDevice Properties ウィンドウでは,使用す るデバイスを設定します「**図4(b)**]. ここでは, Spartan-3E スタータ・キットに合わせて, Family は「Spartan3E」, Device は「XC3S500E」, Package は「FG320」, Speed は 「-4」をリストから選択し,残りの項目はデフォルト(最初 の状態)のままにします.念のため, Synthesis Toolは 「XST(VHDL/Verilog)」, Simulatorは「ISE Simulator (VHDL/Verilog)」であることを確認してください.本連 載では、これらの論理合成ツールとシミュレータを使いま す.設定できたら,「Next lボタンをクリックします.

3ページ目の Add Existing Sources ウィンドウでは,既 存のソース・ファイルをプロジェクトへ追加できます.こ こでは追加しないので[Next]をクリックし,次のページ に移ります.

最後のProject Summary ページで,作成するプロジェ クトの概要が表示されます。[Finish]をクリックすれば, プロジェクトの作成が完了します.

● ソース・ファイルの作成

次に,ソース・ファイルを作成します.まず,Sources ウィンドウ内を右クリックし、「New Source...」を選択しま す.ウィザードのウィンドウが表示されるので「Verilog



(b)使用するデバイスの設定




図5 新規ファイルの作成

Module」を選択し, File name に「fa」と入力して, [Next] ボタンをクリックします(図5).

次のページでは,入出力ポートを設定します.ここでは 直接ソース・ファイルに記述するので、何も入力せずに 「Next]ボタンをクリックして,次のページの[Finish]ボ タンをクリックすると, ソース・ファイル(fa.v)が生成さ れます. Sources ウィンドウのリストに fa(fa.v)が追加さ れたのを確認してください.また,ワーク・スペースにfa.v のテンプレートが表示されます.このテンプレートを編集 することにより,全加算器を設計します.

それでは, fa.v のテンプレートを編集して, **リスト**1の ように書き換えてみてください(左の行番号は,リストを 見やすくするために付加しているものなので、入力しな い). 編集が完了したら, メニュー・バーから「File」 「Save」を選択して、ファイルを保存します、

● 回路記述の構文チェック

次に,構文の誤りやスペル・ミスがないかどうかを確認 しましょう. Sources ウィンドウ上部のドロップダウン・ リストから「Synthesis/Implementation」を選択して,「fa (fa.v)」をマウスで選択(反転)します. Processes ウィンド ウの「Synthesize - XST」の階層を展開し,「Check Syn tax」をダブルクリックします(図6). 構文に誤りがある場



図6 構文チェック





図7 回路図の確認


合は,その旨が Transcript ウィンドウに表示されるので, 誤りを修正します.

● 回路図の確認


構文チェックで記述の誤りがないことを確認したら、設 計した回路の構成を回路図で確認してみます.まず, Processes ウィンドウの「Synthesize - XST」の階層を展開 し,「View RTL Schematic」をダブルクリックします(図 7). すると, ワーク・スペースに入力ポートと出力ポート が並んだ図が表示されます[図8(a)]. これは, 作成した モジュールの入出力ポートを示したものです,この四角形 の内側をダブルクリックすることで, モジュール内部の回 路構成を見ることができます[図8(b)]. ここに示されて いる XOR3 は, a, b, cin を入力, sを出力として持つ, 3 入力排他的論理和ゲートです.この論理ゲートは,**リスト**



(a)全体像



(b)(a)のブロック(四角形)をブレーク・ダウンした



(c)(b)のブロック(四角形)をブレークダウンした

図8 作成した回路図

1の7行目の記述に対応しています.また,その上にある 四角形は8行目の記述に対応しており、そこをダブルクリッ クすることで,その中の構成を見ることができます[図8 (c)1. このとき,一つ前の図に戻るためには,図の外側の 何もない部分をダブルクリックします.

このように, Verilog HDL で設計した回路を回路図で見 ることができます. Verilog HDL の記述に慣れないうちは, 自分の設計した回路がどのような回路図になるのかを確認 しながら進めた方がよいでしょう.上級者になると, Verilog HDL記述がどのような回路を生成するかを念頭に置きなが らハードウェア設計を行い、コンパクトで高速な、効率の 良いハードウェアを設計できるようになります、

3 シミュレーションによる動作確認

続いて,作成した回路の動作を確認するために,シミュ レーションを行います(入力ポートに対して外部から信号 を時系列で与え,出力ポートの信号を観測する).シミュ レーションを行うには,入力信号について時系列で記述し たテスト・ベンチを作成する必要があります. テスト・ベ ンチは回路と同様に, Verilog HDL を用いて記述します.

● テスト・ベンチの作成

テスト・ベンチを作成する手順を説明します. Sources ウィンドウ内を右クリックして「New Source」を選択すると, 新規ソース・ファイル作成ウィザードが表示されます、ここ で, fa.v を作成したとき(図6)と同様に「Verilog Module」を 選択し, File name を「fa_tb」として, fa_tb.v を作成します. Sources ウィンドウにfa tb.v のテンプレートが表示されるの で,これを編集してテスト・ベンチを作成します.リスト2 に,全加算器回路(fa.v)のテスト・ベンチの例を示します. 1行目の`timescale 1ns / 1psは,シミュレーショ ンの時間設定をしています.書式は次の通りです.

`timescale [単位時間] / [精度]

リスト2の記述の場合は、「1単位時間を1nsとし、精度 1ps でシミュレーションを行う」という意味になります.

テスト・ベンチの記述も,回路記述と同様にモジュール から構成されています、モジュールは,2行目のモジュー ル宣言 module で始まり, 19 行目 endmodule で終わりま す.ただし,テスト・ベンチはポートを持ちません.

4行目の reg はレジスタ宣言です.動作を確認するモ

ジュールの入力ポートに接続する信号線a,b,cinを,レ ジスタ宣言を用いて、レジスタ型変数として定義していま す.回路記述のところで用いた継続的な代入の場合はネッ ト宣言を用いましたが, これらの信号線は後述の initial 文で時間経過によって値を変化させるので, レジスタ宣言 を使用します.ネット宣言とレジスタ宣言の使い分けは, 次回に詳しく説明します.

5行目は,シミュレーションを行う回路の出力ポートに 接続するネットs, cout を宣言しています.

6行目は、シミュレーションを行う回路のインスタンス 宣言をしています、インスタンス宣言とは、他で定義され たモジュールをインスタンス化(実体化)するもので,C言 語の関数呼び出しと似ています.インスタンス宣言の書式 は次の通りです.

[モジュール名] [インスタンス名](.[ポート名] ([接続信号名]), ...);

ここでは, 先ほど作成した全加算器のモジュール名(fa) と、インスタンス名としてfa0を記述し、それぞれの入出 カポートとその接続信号の関係を列挙しています.

8行目~18行目はinitial文であり,入力信号の値を 設定します.このうち9行目で,入力信号の初期値を設定 します.次に,10行目で100単位時間,ここでは100ns経 過した後の入力信号の値を設定します.このように,#[単 位時間] でシミュレーションの時間経過を表します.これを 繰り返すことによって,時間経過における各入力信号の値 を設定します.

リスト2のテスト・ベンチを入力したら,メニュー・バー から「File」「Save」を選択して,忘れずに保存しましょう.

リスト2 テストベンチ(fa_tb.v)

```
`timescale 1ns / 1ps
   module fa tb;
                        {レジスタ宣言
     reg a, b, cin; ←
     fa fa0 (.a(a), .b(b), .cin(cin), .s(s), .cout(cout));
                                         (インスタンス宣言)
     initial begin
       a = 0; b = 0; cin = 0;
10
       #100 a = 1; b = 0; cin = 0;
11
       #100 a = 0; b = 1; cin = 0;
12
       #100 a = 1; b = 1; cin = 0;
13
       #100 a = 0; b = 0; cin = 1;
                                           initial文
       #100 a = 1: b = 0: cin = 1:
14
15
       #100 a = 0; b = 1; cin = 1;
       #100 a = 1: b = 1: cin = 1:
16
17
       #100 a = 0; b = 0; cin = 0;
18
     end
19 endmodule
```

● テスト・ベンチのチェックと実行

次に,回路と同様に構文チェックを行います.まず, Sources ウィンドウ上部のドロップダウン・リストから 「Behavioral Simulation」を選択します.次に, Sources ウィンドウの fa_tb(fa_tb.v)を選択し, Processes ウィン ドウの「Xilinx ISE Simulator」の階層を展開して、「Check Syntax」をダブルクリックします(図9).

次に, Processes ウィンドウの「Simulate Behavioral Model」をダブルクリックすると, ワーク・スペースにシ ミュレーション結果が表示されます(図10).このとき,左 の信号名を上下にドラッグすることによって, 各信号の位 置を入れ替えることができます.

シミュレーション結果が、表1の値と同じであることを 確認してください.もし結果が異なっていたら, Verilog HDL 記述に誤りがあるはずなので, ソース・ファイルを見 直します.

シミュレーション実行後, Processes ウィンドウに「Sim Hierarchy」タブが追加されます.このタブで階層を展開す ると,回路の各信号のリストが表示されます.その信号を 波形ウィンドウにドラッグすれば波形ウィンドウに追加で き、再びシミュレーションを行うことによって、その信号 の値を調べることができます.

以降, Processes ウィンドウでは, ファイルに対してプ ロセスを実行したい場合は「Processes」タブに,シミュレー

ション波形に対して操作したい場合は「Sim Hierarchy」タ ブに切り替えて作業を行います.

4 FPGAボードを用いた動作確認

シミュレーション結果が正しいことを確認したら,実際 に FPGA で動作させてみましょう.

● ピンを割り当てる

まず, Verilog HDL記述にあるポートと FPGA のピンの 対応付け(ピン割り当て)を行います.ピン割り当てはユー ザ制約ファイル(UCF ファイル)に記述します.ここでは, 入力ポートをボード上のスイッチに,出力ポートをLEDに 接続するようにして,スイッチの状態によってLEDの点灯 状態が変化するようにしてみましょう.

まず, Sources ウィンドウ上部のドロップダウン・リス トから「Synthesis/Implementation」を選択します.次に, Sources ウィンドウの「fa(fa.v)」を右クリックして「New Source...」を選択します.

ウィザードが表示されるので,「Implementation Con straints File」を選択し、File nameに「fa」と入力して、 [Next]ボタンをクリックします.次のページで[Finish]ボ タンをクリックして, UCFファイル(fa.ucf)を作成します.

次に, Sources ウィンドウの「fa.ucf(fa.ucf)」を選択しま




図9 テストベンチの構文チェック




図10 シミュレーション波形

す、Processes ウィンドウの「Processes」タブをクリック し、「User Constraints」の階層を展開します、そして、 「Edit Constraints(Text)」をダブルクリックします. 空白 のファイルがワーク・スペースに表示されるので, リスト 3を入力します.

UCFファイルでは,各行の#以降はコメントとして扱わ れます.また,NETから始まる文で,モジュールの各ポー トの設定を記述します. fa.v の場合, 五つのポートa, b, cin,s,cout に対する設定を記述します.書式は次の通 りです.

NET "[ポート名]" [制約条件] ([制約条件]...); 各ポートに対して, LOC はポートの接続するピンの指定, IOSTANDARD は入出力標準の割り当て, PULLUP はポート のプルアップ設定, SLEW は出力バッファのスルーレート の指定, DRIVE は信号強度の割り当てを行います.

例えば,2行目では入力ポートaをL13ピンに接続し, 入出力標準を LVTTL に , ポートを PULLUP に設定していま す. ピン L13, L14, H18 は FPGA ボードのスライド・ス イッチと, F12とE12はLEDと接続しています.

詳しくはボードのマニュアル1を参照してください.

● ビット・ファイルのダウンロード

次に, 作成した回路をボード上の FPGA にダウンロード する方法について説明します. 具体的には, 回路記述に基 づいて拡張子が.bit であるビット・ファイルを作成し, FPGA にダウンロードします.

まず,スタートアップ・クロックを設定します.Sources ウィンドウ上部のドロップダウン・リストから「Synthesis/ Implementation」を選択してfa(fa.v)を選択し、Processes ウィンドウの「Generate Programming File」を右クリック して「Properties...」を選択します.「Process Properties」 ウィンドウが表示されるので, Category から「Startup Options」を選択し, FPGA Start-Up Clockを「JTAG Clock」 に設定し,[OK]ボタンをクリックします(図11).

次に, Processes ウィンドウの「Generate Programming

File iをダブルクリックします.エラーがなければ, fa.bit というビット・ストリーム・ファイルが生成されます.こ のファイルを FPGA にダウンロードすることによって, FPGA の中身を書き換えることができます.

次に, FPGA ボードとパソコンを USB ケーブルで接続し ます、ボードの電源を入れると、自動的にUSBデバイスと して認識されます.

初めて接続する場合は,デバイス・ドライバをインス トールする必要があります. もっとも, ISE WebPACK に デバイス・ドライバが含まれており, ISE WebPACK をイ ンストールしたときにデバイス・ドライバもインストール されています.よって,接続したときに表示されるハード ウェア・ウィザードで「ソフトウェアを自動的にインストー ルする(推奨)」を選択することにより, インストールでき ます.この操作は一度だけ行えばよく,次回接続した際に は表示されません.

次に, Processes ウィンドウの「Generate Programming File」の階層を展開し,「Configure Device (iMPACT)」 をダブルクリックします. Welcome to iMPACT ウィンド ウが表示されるので,「Configure device ...」を選択し,リ ストから「Automatically ...」を選択して、「Finish]ボタン をクリックします. FPGA ボードが正しく接続されていれ ば, Assign New Configuration File ウィンドウが表示さ




図11 スタートアップ・クロックの設定

リスト3 ユーザ制約ファイル(fa.ucf)

```
# SWITCH
                IOSTANDARD = LVTTL
NET "a" LOC = "L13"
                                 PULLUP:
NET "b" LOC = "L14"
                IOSTANDARD = LVTTL
NET "cin" LOC = "H18"
                  IOSTANDARD = LVTTL
                                  PULLUP;
NET "cout" LOC = "E12"
                  IOSTANDARD = LVTTL
                                   SLEW = SLOW
                                             DRIVE = 8:
```




図12 回路データをダウンロードするツール rimpact,




写真2 スライド・スイッチとLED スライド・スイッチを切り替えると, LEDの状態(点灯/消灯)が変化する.

れます.後でファイルの指定をするので,ここではすべて のウィンドウに対して「Cancel」ボタンをクリックします. すると,図12の画面が表示されます.

次に、「xc3s500e」と表示されている上にある FPGA の アイコンを右クリックして,「Assign New Configuration File...」を選択します. 先ほど作成した「fa.bit」を選択し, [Open]ボタンをクリックします.「xc3s500e」と表示され ている図を右クリックして「Program...」を選択すると, Programming Properties ウィンドウが表示されるので, [OK]ボタンをクリックします. すると, FPGA に回路

データがダウンロードされます.

スライド・スイッチの右側から順に,入力ポートa,b, cin, LED の右側から順に出力ポートs, cout に対応して います(写真2). スイッチのON/OFFを切り替えてみて, 実際にLEDが正しく点灯することを確認しましょう.

次回は,全加算器を複数個用いた4ビット加算器や,よ り複雑な算術論理演算回路を設計します.

参考・引用*文献

(1) Spartan-3E スタータ キット ボード ユーザー ガイド(日本語版), http://direct.xilinx.com/bvdocs/userguides/j_ug230.pdf

なかの・こうじ いとう・やすあき 広島大学大学院 工学研究科

<筆者プロフィール> -

中野浩嗣. 1992年, 大阪大学大学院 博士後期課程修了. 工学 博士.一つの民間企業,二つの大学を経て,2003年より広島大 学教授.

伊藤靖朗. 2003年, 北陸先端科学技術大学院大学 博士前期課 程修了.現在,広島大学助手.